大功率FPGA电源PDN设计：从目标阻抗到去耦电容选型的全链路方法

在做Xilinx Versal ACAP平台的电源完整性设计时，总结了一套系统化的PDN设计方法论，分享给大家。\n\n核心思路：\n1. 根据芯片datasheet的电流频谱和电压纹波要求，计算目标阻抗Ztarget = Vripple / Istep\n2. 用Sigrity PowerSI建立完整的PDN模型（含VRM、PCB平面、封装寄生、BGA过孔）\n3. 通过反谐振峰分析确定去耦电容的组合方案\n\n实际案例中，我们的Versal器件核心电压0.72V，瞬态电流阶跃12A，要求纹波<36mV，即Ztarget=3mΩ。最终采用了2颗100uF MLCC + 8颗22uF + 16颗4.7uF + 32颗0.47uF的多级去耦方案，在10kHz-100MHz频段内阻抗均低于目标值。\n\n特别注意：MLCC的直流偏置效应会导致有效容值下降30%-50%，选型时必须查阅厂商的DC bias曲线。